基于P掺杂SiO2为栅介质的超低压侧栅薄膜晶体管*

上一篇

下一篇

朱德明, 门传玲?, 曹敏, 吴国栋. 2013: 基于P掺杂SiO2为栅介质的超低压侧栅薄膜晶体管*, 物理学报, null(11): 459-463. doi: 10.7498/aps.62.117305
引用本文: 朱德明, 门传玲?, 曹敏, 吴国栋. 2013: 基于P掺杂SiO2为栅介质的超低压侧栅薄膜晶体管*, 物理学报, null(11): 459-463. doi: 10.7498/aps.62.117305
2013: Ultralow-voltage in-plane-gate indium-tin-oxide thin-film transistors made of P-doped SiO2 dielectrics*, Acta Physica Sinica, null(11): 459-463. doi: 10.7498/aps.62.117305
Citation: 2013: Ultralow-voltage in-plane-gate indium-tin-oxide thin-film transistors made of P-doped SiO2 dielectrics*, Acta Physica Sinica, null(11): 459-463. doi: 10.7498/aps.62.117305

基于P掺杂SiO2为栅介质的超低压侧栅薄膜晶体管*

Ultralow-voltage in-plane-gate indium-tin-oxide thin-film transistors made of P-doped SiO2 dielectrics*

  • 摘要: 在室温下利用等离子体增强化学气相沉积法(PECVD)制备的颗粒膜P掺杂SiO2为栅介质,使用磁控溅射方法利用一步掩模法制备出一种新型结构的侧栅薄膜晶体管.由于侧栅薄膜晶体管具有独特的结构,在射频磁控溅射过程中,仅仅利用一块镍掩模板,无需复杂的光刻步骤,就可同时沉积出氧化铟锡(ITO)源、漏、栅电极和沟道,因此,这种方法极大地简化了制备流程,降低了工艺成本.实验结果表明,在P掺杂SiO2栅介质层与沟道层界面处形成了超大的双电层电容(8μF/cm2),这使得这类晶体管具有超低的工作电压1 V,小的亚阈值摆幅82 mV/dec、高的迁移率18.35 cm2/V·s和大的开关电流比1.1×106.因此,这种P掺杂SiO2双电层超低压薄膜晶体管将有望应用于低能耗便携式电子产品以及新型传感器领域.
  • 加载中
  • 加载中
计量
  • 文章访问数:  501
  • HTML全文浏览数:  257
  • PDF下载数:  4
  • 施引文献:  0
出版历程
  • 刊出日期:  2013-06-15

基于P掺杂SiO2为栅介质的超低压侧栅薄膜晶体管*

  • 上海理工大学能源与动力工程学院,上海 200093
  • 中国科学院宁波材料技术与工程研究所,宁波 315201

摘要: 在室温下利用等离子体增强化学气相沉积法(PECVD)制备的颗粒膜P掺杂SiO2为栅介质,使用磁控溅射方法利用一步掩模法制备出一种新型结构的侧栅薄膜晶体管.由于侧栅薄膜晶体管具有独特的结构,在射频磁控溅射过程中,仅仅利用一块镍掩模板,无需复杂的光刻步骤,就可同时沉积出氧化铟锡(ITO)源、漏、栅电极和沟道,因此,这种方法极大地简化了制备流程,降低了工艺成本.实验结果表明,在P掺杂SiO2栅介质层与沟道层界面处形成了超大的双电层电容(8μF/cm2),这使得这类晶体管具有超低的工作电压1 V,小的亚阈值摆幅82 mV/dec、高的迁移率18.35 cm2/V·s和大的开关电流比1.1×106.因此,这种P掺杂SiO2双电层超低压薄膜晶体管将有望应用于低能耗便携式电子产品以及新型传感器领域.

English Abstract

参考文献 (0)

目录

/

返回文章
返回