高级搜索

单层SnS场效应晶体管的第一性原理研究

,  ,  ,  , 

downloadPDF

上一篇

下一篇

郭颖, 潘峰, 姚彬彬, 孟豪, 吕劲. 单层SnS场效应晶体管的第一性原理研究[J]. 物理学报, 2024, 73(20): 207304-1. doi: 10.7498/aps.73.20241004
引用本文: 郭颖, 潘峰, 姚彬彬, 孟豪, 吕劲. 单层SnS场效应晶体管的第一性原理研究[J]. 物理学报, 2024, 73(20): 207304-1. doi: 10.7498/aps.73.20241004
shu
Ying Guo, Feng Pan, Bin-Bin Yao, Hao Meng, Jin Lü. First principles study of high-performance sub-5-nm monolayer SnS field-effect transistors[J]. Acta Physica Sinica, 2024, 73(20): 207304-1. doi: 10.7498/aps.73.20241004
Citation: Ying Guo, Feng Pan, Bin-Bin Yao, Hao Meng, Jin Lü. First principles study of high-performance sub-5-nm monolayer SnS field-effect transistors[J]. Acta Physica Sinica, 2024, 73(20): 207304-1. doi: 10.7498/aps.73.20241004
shu

单层SnS场效应晶体管的第一性原理研究

  • 1.

    陕西理工大学物理与电信工程学院, 汉中　723001

  • 2.

    北京大学物理学院, 北京　100867

    • 通讯作者: E-mail: guosophia@163.com.;  E-mail: jinglu@pku.edu.cn.

  • 中图分类号: 73.63.-b, 85.30.Tv, 31.15.A-, 31.15.E

First principles study of high-performance sub-5-nm monolayer SnS field-effect transistors

  • 1.

    School of Physics and Telecommunication Engineering, Shaanxi University of Technology, Hanzhong 723001, China

  • 2.

    School of Physics, Peking University, Beijing 100867, China

    • Corresponding authors: E-mail: guosophia@163.com.;  E-mail: jinglu@pku.edu.cn.

  • MSC: 73.63.-b, 85.30.Tv, 31.15.A-, 31.15.E

  • 摘要: 基于硅基材料的逻辑器件由于其短沟道效应, 使摩尔定律失效, 二维半导体材料被认为是继续缩小晶体管尺寸以生产更多摩尔电子器件的潜在沟道材料. 最近在实验上突破了技术瓶颈的限制, 实现了二维场效应晶体管突破亚1 nm沟道极限, 并且表现出优异的器件性能. 这极大地鼓舞了在理论上进一步探索二维器件的性能. 二维SnS具有较高的载流子迁移率和各向异性的电子性能, 且材料性能环境稳定. 本文应用第一性原理研究了亚5 nm SnS 场效应晶体管的量子输运特性, 鉴于SnS的各向异性, 本文将器件沿单层SnS的armchair和zigzag两个方向进行构造, 发现p型zigzag方向的器件性能优于其他类型(包括n型、p型的armchair方向和n型的zigzag方向). p型zigzag方向器件的开态电流在栅长缩短到1 nm也能满足国际半导体技术路线图的高性能(HP)器件要求, 其值高达1934 μA/μm. 这在目前报道的1 nm栅长上的器件材料性能方面处于领先.
    Abstract: Currently, Si-based field-effect transistors (FET) are approaching their physical limit and challenging Moore's law due to their short-channel effect, and further reducing their gate length to the sub-10 nm is extremely difficult. Two-dimensional (2D) layered semiconductors with atom-scale uniform thickness and no dangling bonds on the interface are considered potential channel materials to support further miniaturization and integrated electronics. Wu et al. [Wu F, et al. 2022 Nature 603 259] successfully fabricated an FET with gate length less than 1 nm by using atomically thin molybdenum disulfide with excellent device performance. This breakthrough has greatly encouraged further theoretical predictions regarding the performance of 2D devices. Additionally, 2D SnS has high carrier mobility, anisotropic electronic properties, and is stable under ambient condition, which is conducive to advanced applications in 2D semiconductor technology. Herein, we explore the quantum transport properties of sub-5 nm monolayer (ML) SnS FET by using first-principles quantum transport simulation. Considering the anisotropic electronic SnS, the double-gated-two-probe device model is constructed along the armchair direction and the zigzag direction of ML SnS. After testing five kinds of doping concentrations, a doping concentration of 5×1013 cm–2 is the best one for SnS FET. We also use the underlaps (ULs) with lengths of 0, 2, and 4 nm to improve the device performance. On-state current (Ion) is an important parameter for evaluating the transition speed of a logic device. A higher Ion of a device can help to increase the switching speed of high-performance (HP) servers. The main conclusions are drawn as follows.1) Ion values of the n-type 2 nm (UL = 4 armchair), 3 nm (UL = 2), 4 nm (UL = 3), 5 nm (UL = 0) and the p-type 1 nm (UL = 2 zigzag), 2 nm (UL = 2 zigzag), 3 nm (UL = 2, 4 zigzag), 4 nm (UL = 2, 4 zigzag), and 5 nm (UL = 0, armchair/zigzag) gate-length devices can meet the standards for HP applications in the next decade in the International Technology Roadmap for semiconductors (ITRS, 2013 version).2) Ion values of the n-type device along the armchair direction (31–2369 μA/μm) are larger than those in the zigzag direction (4.04–1943 μA/μm), while Ion values of the p-type along the zigzag direction (545–4119 μA/μm) are larger than those in the armchair direction (0.7–924 μA/μm). Therefore, the p-type ML GeSe MOSFETs have a predominantly anisotropic current.3) Ion value of the p-type 3 nm gate-length (UL = 0) device along the zigzag direction has the highest value 4119 μA/μm, which is 2.93 times larger than that in the same gate-length UL = 2 (1407 μA/μm). Hence, an overlong UL will weaken the performance of the device because the gate of the device cannot well control the UL region. Thus, a suitable length of UL for FET is very important.4) Remarkably, Ion values of the p-type devices (zigzag), even with a gate-length of 1 nm, can meet the requirements of HP applications in the ITRS for the next decade, with a value as high as 1934 μA/μm. To our knowledge, this is the best-performing device material reported at a gate length of 1 nm.5) Subthreshold swing (SS) evaluates the control ability of the gate in the subthreshold region. The better the gate control, the smaller the SS of the device is. The limit of SS for traditional FET is 60 mV/dec (at room temperature). Values of SS for ML SnS FET alone zigzag direction are less than those along the armchair direction because the leakage current is influenced by the effective mass.
  • 加载中

  • 图 1  (a) ML SnS的最佳优化结构侧视和俯视图, 黑色虚线的矩形框为单胞结构; (b) ML SnS的能带结构图, 费米能级(蓝色虚线)能量为零, Γ-X和Γ-Y分别表示armchair方向和zigzag方向; (c) ML SnS MOSFET器件的结构示意图

    Figure 1.  (a) Side and top view of the optimized ML SnS structure, the black dash rectangle represents the primitive cell; (b) band structure of the ML SnS, the blue dashed line indicates the Fermi level, and Γ-X and Γ-Y representing the armchair and zigzag directions, respectively; (c) schematic diagram of the ML SnS MOSFET.

    下载: 全尺寸图片 幻灯片

    图 2  测试器件掺杂浓度的转移特性曲线, 不同源极和漏极掺杂电子/空穴(Ne (Nh))浓度下n型和p型5 nm栅长DG ML SnS MOSFET沿zigzag (a)和armchair (b)方向的转移特性曲线

    Figure 2.  Transfer characteristics of the n- and p-type 5 nm gate-length DG ML SnS MOSFET for different source and drain doping concentrations of electron/hole (Ne (Nh)) along the zigzag (a) and armchair (b) directions.

    下载: 全尺寸图片 幻灯片

    图 3  n型和p型DG ML SnS MOSFET器件转移特性曲线　(a) 1—2 nm, (b) 3—5 nm栅极长沿armchair方向转移特性曲线; (c) 1—2 nm, (d) 3—5 nm栅极长沿zigzag方向的转移特性

    Figure 3.  Transfer characteristics curves of the n- and p-type DG ML SnS MOSFET: (a) 1–2 nm, (b) 3–5 nm gate-length along the armchair direction; (c) 1–2 nm, (d) 3–5 nm gate-length along the zigzag directions.

    下载: 全尺寸图片 幻灯片

    图 4  亚5 nm的n型和p型DG ML SnS MOSFET开态电流(a), (b)和亚阈值摆幅(c), (d)与栅极长度的关系

    Figure 4.  On-state current (a), (b) and subthreshold swing (c), (d) of the sub-5 nm DG n-type and p-type DG ML SnS MOSFET as a function of the gate-length.

    下载: 全尺寸图片 幻灯片

    图 5  亚5 nm的n型(a)和p型(b)DG ML SnS MOSFET的开态电流与栅极长度的关系

    Figure 5.  On-state current of the sub-5 nm n-type (a) and p-type (b) DG ML SnS MOSFET as a function of the Lg, the set of red and green lines indicate the armchair and zigzag directions, respectively.

    下载: 全尺寸图片 幻灯片

    图 6  n型和p型MOSFET在HP标准下亚5 nm栅长下的开态电流与ML二维沟道材料有效质量的关系, 所有数据均采基于密度泛函理论的量子输运模拟计算

    Figure 6.  On-state current of n- and p-type MOSFET for high-performance applications at sub-5 nm gate-lengths versus the effective mass of ML two dimensional channel materials, all the data are calculated by ab initio quantum transport simulations.

    下载: 全尺寸图片 幻灯片

    表 1  不同的测试掺杂浓度对应的器件开态电流

    Table 1.  Ion of the SnS MOSFET with different doping concentrations.

    Ne/Nh doping concentration/cm–2Ion (HP/LP)/(μA·μm–1)
    ZigzagArmchair
    n-typep-typen-typep-type
    1×101232.24/33.6945/40.9129.66/21.5531.82/35.72
    5×1012232.26/51.9310.69/95.35741.82/17.33185.95/32.23
    1×10131105.66/35.52756.83/105.06970.15/8.42379.27/42.5
    5×10131330.51/0.4252693.37/0.121216.66/0.061973.2/0.026
    8×10131207.55/0.082280.42/0.00131020.21/0.0074676.8/5.37
    下载: 导出CSV

    表 2  n型和p型DG ML SnS MOSFET器件开态电流、开关比和亚阈值摆幅与ITRS HP和LP标准(2023版)的比较

    Table 2.  Benchmark of the ballistic performances upper limit of the sub-5 nm DG ML SnS MOSFET (zigzag- and armchair-directed) for HP and LP applications against the ITRS requirements (2023 version).



    		Lg/nm UL/nm SS/(mV·dec–1) Ion/(μA·μm–1) Ion/Ioff Ion/(μA·μm–1) Ion/Ioff
    HP 5.1 0 — 900 9.00×103 LP 295 5.9×106
    n-type p-type n-type p-type n-type p-type n-type p-type n-type p-type
    Armchair 1 0 843 719 — — — — — — — —
    2 260 276 31 56 3.1×102 5.6×102 — — — —
    4 120 122 407 209 4.07×103 2.09×103 2.06 6.34 4.12×104 1.27×105
    2 0 561 418 — 0.7 — 7.0×102 — — — —
    2 212 172 41 319 4.1 3.19×103 0.007 0.0031 1.40×102 61.6
    4 101 90 938 285 9.38×103 2.85×103 45.7 50.83 9.14×105 1.02×106
    3 0 293 254 5.18 13 5.18×101 1.30×102 — — — —
    2 118 101 1204 665 1.20×104 6.65×103 0.406 0.86 8.12×103 1.72×104
    4 0 189 241 226 292 2.26×103 2.92×103 — — — —
    2 93 78 2369 817 2.37×104 8.17×103 110.58 92.08 2.21×106 1.84×106
    5 0 125 112 1113 924 1.11×104 9.24×103 0.1 0.03 2.0×103 6.00×102
    Zigzag 1 0 904 603 — — — — — — — —
    2 259 96 72 1934 7.20×102 1.93×104 — 69.3 — 1.39×106
    4 107 85 390 545 3.90×103 5.45×103 10.04 79.2 2.01×105 1.58×106
    2 0 530 252 — — — —
    2 147 101 509 1236 5.09×103 1.24×104 0.035 0.0021 7.0×102 42.8
    4 89 78 621 693 6.21×103 6.93×103 85.02 136.51 1.70×106 2.73×106
    3 0 233 89 4.04 4119 4.04×101 4.12×104 — 171.91 — 3.44×106
    2 117 66 1168 1407 1.17×104 1.41×104 7.73 516.18 1.55×105 1.03×107
    4 0 166 106 322 1648 3.22×103 1.65×104 — — — —
    2 85 70 1843 1874 1.84×104 1.87×104 231.06 271.4 4.62×106 5.43×106
    5 0 118 78 1280 2463 1.28×104 2.46×104 0.67 0.13 1.34×104 2.6×103
    下载: 导出CSV
  • [1] Cao W, Bu H M, Vinet M, Cao M, Takagi S, Hwang S, Ghani T, Banerjee K 2023 Nature 620 501 doi: 10.1038/s41586-023-06145-x
    [2] Liu Y, Duan X D, Shin H J, Park S, Huang Y, Duan X F 2021 Nature 591 43 doi: 10.1038/s41586-021-03339-z
    [3] Wang Y Y, Liu S Q, Li Q W, Quhe R, Yang C, Guo Y, Zhang X Y, Pan Y Y, Li J S, Zhang H, Xu L, Shi B W, Tang H, Li Y, Yang J, Zhang Z Y, Xiao L, Pan F, Lu J 2021 Rep. Prog. Phys. 84 056501 doi: 10.1088/1361-6633/abf1d4
    [4] Jayachandran D, Pendurthi R, Sadaf M U K, Sakib N U, Pannone A, Chen C, Han Y, Trainor N, Kumari S, Mc Knight T V, Redwing J M, Yang Y, Das S 2024 Nature 625 276 doi: 10.1038/s41586-023-06860-5
    [5] https://irds.ieee.org/editions/2022
    [6] Desai S B, Madhvapathy S R, Sachid A B, Llinas J P, Wang Q X, Ahn G H, Pitner G, Kim M J, Bokor J, Hu C H, Wong H S P, Javey A 2016 Science 354 99 doi: 10.1126/science.aah4698
    [7] Wu F, Tian H, Shen Y, Hou Z, Ren J, Gou G Y, Sun Y B, Yang Y, Ren T L 2022 Nature 603 259 doi: 10.1038/s41586-021-04323-3
    [8] Jiang J F, Xu L, Qiu C G, Peng L M 2023 Nature 616 470 doi: 10.1038/s41586-023-05819-w
    [9] Xin C, Zheng J X, Su Y T, Li S K, Zhang B K, Feng Y C, Pan F 2016 J. Phys. Chem. C 120 22663 doi: 10.1021/acs.jpcc.6b06673
    [10] Sarkar A S, Konidakis I, Gagaoudakis E, Maragkakis G M, Psilodimitrakopoulos S, Katerinopoulou D, Sygellou L, Deligeorgis G, Binas V, Oikonomou I M, Komninou P, Kiriakidis G, Kioseoglou G, Stratakis E 2022 Adv. Sci. 10 2201842
    [11] Li S B, Xiao W J, Pan Y Y, Jie J S, Xin C, Zheng J X, Lu J, Pan F 2018 J. Phys. Chem. C 122 12322
    [12] Chang Y R, Nishimura T, Taniguchi T, Watanabe K, Nagashio K 2022 ACS Appl. Mater. Interfaces 14 19928 doi: 10.1021/acsami.2c05534
    [13] Sucharitakul S, Rajesh Kumar U, Sankar R, Chou F C, Chen Y T, Wang C H, He C, He R, Gao X P 2016 Nanoscale 8 19050 doi: 10.1039/C6NR07098A
    [14] Dragoman M, Dinescu A, Avram A, Dragoman D, Vulpe S, Aldrigo M, Braniste T, Suman V, Rusu E, Tiginyanu I 2022 Nanotechnology 33 405207 doi: 10.1088/1361-6528/ac7cf8
    [15] Pandit A, Hamad B 2021 Appl. Surface Sci. 538 147911 doi: 10.1016/j.apsusc.2020.147911
    [16] Xu L, Yang M, Wang S J, Feng Y P 2017 Phys. Rev. B 95 235434 doi: 10.1103/PhysRevB.95.235434
    [17] Zhao P D, Kiriya D, Azcatl A, Zhang C X, Tosun M, Liu Y S, Hettick M, Kang J S, McDonnell S, KC S, Guo J H, Cho K, Wallace R M, Javey A 2014 ACS Nano 8 10808 doi: 10.1021/nn5047844
    [18] Fathipour S, Pandey P, Fullerton-Shirey S, Seabaugh A 2016 J. Appl. Phys. 120 234902 doi: 10.1063/1.4971958
    [19] Quhe R, Li Q H, Zhang Q X, Wang Y Y, Zhang H, Li J Z, Zhang X Y, Chen D X, Liu K H, Ye Y, Dai L, Pan F, Lei M, Lu J 2018 Phys. Rev. Appl. 10 024022 doi: 10.1103/PhysRevApplied.10.024022
    [20] Das S, Chen H Y, Penumatcha A V, Appenzeller J 2013 Nano Lett. 13 100 doi: 10.1021/nl303583v
    [21] Kaushik N, Nipane A, Basheer F, Dubey S, Grover S, Deshmukh M M, Lodha S 2014 Appl. Phys. Lett. 105 113505 doi: 10.1063/1.4895767
    [22] Liu Y, Guo J, Zhu E B, Liao L, Lee S J, Ding M N, Shakir I, Gambin V, Huang Y, Duan X F 2018 Nature 557 696 doi: 10.1038/s41586-018-0129-8
    [23] Kim C, Moon I, Lee D, Choi M S, Ahmed F, Nam S, Cho Y, Shin H J, Park S, Yoo W J 2017 ACS Nano 11 1588 doi: 10.1021/acsnano.6b07159
    [24] Pan Y Y, Wang Y Y, Ye M, Quhe R, Zhong H X, Song Z G, Peng X Y, Yu D P, Yang J B, Shi J J, Lu J 2016 Chem. Mater. 28 2100 doi: 10.1021/acs.chemmater.5b04899
    [25] Pan Y Y, Dan Y, Wang Y Y, Ye M, Zhang H, Quhe R, Zhang X Y, Li J Z, Guo W L, Yang L, Lu J 2017 ACS Appl. Mater. Interfaces 9 12694 doi: 10.1021/acsami.6b16826
    [26] Zhang X Y, Pan Y Y, Ye M, Quhe R, Wang Y Y, Guo Y, Zhang H, Dan Y, Song Z G, Li J Z, Yang J B, Guo W L, Lu J 2017 Nano Res. 11 707
    [27] Das S, Zhang W, Demarteau M, Hoffmann A, Dubey M, Roelofs A 2014 Nano Lett. 14 5733 doi: 10.1021/nl5025535
    [28] Liu H, Neal A T, Zhu Z, Luo Z, Xu X F, Tomanek D, Ye P D 2014 ACS Nano 8 4033 doi: 10.1021/nn501226z
    [29] Guo Y, Pan F, Zhao G Y, Ren Y J, Yao B B, Li H, Lu J 2020 Nanoscale 12 15443 doi: 10.1039/D0NR02170A
    [30] Guo Y, Zhao G Y, Pan F, Quhe R, Lu J 2022 J. Electron. Mater. 51 4824 doi: 10.1007/s11664-022-09747-9
  • 加载中
图( 6) 表( 2)
计量
  • 文章访问数:  283
  • HTML全文浏览数:  283
  • PDF下载数:  6
  • 施引文献:  0
出版历程
  • 收稿日期:  2024-07-18
  • 刊出日期:  2024-10-20

单层SnS场效应晶体管的第一性原理研究

    通讯作者: E-mail: guosophia@163.com.; 
    通讯作者: E-mail: jinglu@pku.edu.cn.
  • 1. 陕西理工大学物理与电信工程学院, 汉中　723001
  • 2. 北京大学物理学院, 北京　100867
  • 收稿日期:  2024-07-18

摘要: 基于硅基材料的逻辑器件由于其短沟道效应, 使摩尔定律失效, 二维半导体材料被认为是继续缩小晶体管尺寸以生产更多摩尔电子器件的潜在沟道材料. 最近在实验上突破了技术瓶颈的限制, 实现了二维场效应晶体管突破亚1 nm沟道极限, 并且表现出优异的器件性能. 这极大地鼓舞了在理论上进一步探索二维器件的性能. 二维SnS具有较高的载流子迁移率和各向异性的电子性能, 且材料性能环境稳定. 本文应用第一性原理研究了亚5 nm SnS 场效应晶体管的量子输运特性, 鉴于SnS的各向异性, 本文将器件沿单层SnS的armchair和zigzag两个方向进行构造, 发现p型zigzag方向的器件性能优于其他类型(包括n型、p型的armchair方向和n型的zigzag方向). p型zigzag方向器件的开态电流在栅长缩短到1 nm也能满足国际半导体技术路线图的高性能(HP)器件要求, 其值高达1934 μA/μm. 这在目前报道的1 nm栅长上的器件材料性能方面处于领先.

English Abstract

    全文HTML

    1.   引　言

    • 摩尔定律表明, 每隔18个月集成电路上可容纳的晶体管数目会增加1倍, 同时芯片的成本减少1/2. 在黄金时期, 半导体工业界对硅基场效应晶体管(FET)不断进行尺寸微缩从而获得了巨大的经济效益. 然而, 随着晶体管尺寸的不断缩小, 一些不良影响变得更加显著, 例如短沟道效应(主要包括漏极引起的势垒降低、载流子表面散射等效应)、漏极效应(源漏电流的泄漏现象)、寄生电阻和寄生电容的增加、制造难度和成本增加等[1]. 这些都限制了晶体管的性能和能效, 使得晶体管面临着一系列严峻的挑战. 传统的块材硅基材料由于不可避免的“器件尺寸效应”影响了器件的性能, 即块材硅基晶体管的尺寸逐渐接近物理极限, 不能满足现代信息社会对基本器件的需求, 同时还面临着基本物理原理失效和器件功耗高等的挑战. 二维半导体材料由于独特的结构而在光电子学等方面存在着潜在的应用前景, 被认为很有希望成为未来传统半导体沟道材料的替代品. 相对于块体材料, 二维材料具有以下优势[2]: 1)单原子层或者超薄的厚度, 使二维材料作为器件的沟道材料时短沟道效应更弱, 栅的静电控制能力更强, 易于在纵向进行高密度的器件集成; 2)表面平整、没有悬挂键, 使二维材料作为器件的沟道材料时不易和介电层间形成载流子的陷阱态, 器件的输运性能更好[3]; 3)第3个方向不成键, 使得二维材料更容易被刻蚀为器件集成电路, 且不容易引入杂质或者收缩为团簇, 并且有希望制作垂直堆积的集成芯片[4]; 4)弯曲性好, 使二维材料可用于制作柔性可穿戴器件. 因此, 发展基于二维半导体的新型器件对于现代信息产业升级、智能型社会的构建具有极为重要的意义. 国际半导体技术路线图(ITRS)和国际设备系统路线图(IRDS)将二维材料列为硅基材料的潜在沟道材料. 特别是在最新版本的IRDS(2022版), 二维材料被列为自0.7 nm技术节点(即2034年的目标)以后硅基材料的唯一替代材料[5].

      正如ITRS和IRDS所预设的一样, 2016年, Desai等[6]首次实验实现了1 nm栅长的双层MoS2 FET, 显示出约10–9 mA/μm的低漏电流, 其亚阈 值摆幅SS为65 mV/dec, 接近理想亚阈值摆幅 (SS = 60 mV/dec), 其开关比约为106. 最近, Wu等[7]巧妙地利用了半金属单层石墨烯的边缘作为晶体管的栅极, 实现了迄今为止最短的栅极长度(0.34 nm)器件, 其亚阈值摆幅低至117 mV/dec, 开关比达到1.02×105, 漏电流小于10–9mA/μm, 满足IRDS对低功耗(LP)逻辑器件的要求. 最引人注目的是, Jiang等[8]通过结合高质量的超薄介电层在二维InSe FET中观察到了理论预测的卓越性能, 首次使得二维晶体管实际性能超过Intel商用10 nm节点的硅基Fin晶体管, 并且将二维晶体管的工作电压降到0.5 V, 这也是世界上迄今速度最快能耗最低的二维半导体晶体管. 因此, 鉴于二维器件的优异性能, 我们还需继续探索其他性能优异、材料稳定性好的二维材料器件, 并且模拟其器件性能、检测其能否满足ITRS和IRDS的要求.

      单层(ML) SnS与ML黑磷烯(BP)有相似的pucked结构(3个Sn原子与1个S原子配位形成puckered的Sn-S层)和各向异性的机械、光电特性. 然而二维SnS在空气中非常稳定而且具有以下几个优点: 首先, SnS具有合适的带隙(1.61±0.13) eV, 且其带隙值与太阳光谱很匹配, 因此具有制作成为光电探测器的潜质. 而且层状SnS由于自旋-轨道耦合的相互作用和奇数层结构中反转对称性的缺乏, 导致了能带的各向异性自旋分裂, 从而使其带隙会随着层数的变化表现出奇偶量子约束效应[9]. 其次, ML SnS具有深紫外光谱光探测能力, 载流子响应时间可达400 ms, 由其制备的ML SnS晶体管器件可以在环境条件下长时间工作的显着稳定性, 且器件具有6.7 × 10–3 A/W的响应率[10]. 理论预测SnS具有较高的载流子迁移率约103—104 cm2/(V·s)[11], 但实验结果显示, 测量到的载流子迁移率p型器件仅为87.4 cm2/(V·s)(但开关比为104)[12], n型器件的霍尔迁移率约为100 cm2/(V·s)[13]. 鉴于二维BP高的载流子迁移率, SnS的载流子迁移率也有潜在的提高空间. 有团队制备的SnS器件由于SnS薄膜在器件界面处有负电容值而使其SS值低于理论极限值60 mV/dec[14], 这对降低晶体管的功耗有很大的意义. 此外, 在相对较低的温度(约350 ℃)下SnS大面积的沉积能力和具有超过1018 cm–3的高孔密度使其成为后段制程工艺的潜在材料[12]. 这促进了对二维SnS逻辑器件的性能研究, 以探究二维SnS器件能否具有类似于二维InSe器件优异的器件性能, 是否也可以在实验上达到预期的效果.

      本文采用基于第一性原理的量子输运计算方法, 系统地研究了n型和p型亚5 nm双门控(DG)ML SnS金属氧化物半导体场效应晶体管(MOSFET)沿SnS的armchair方向和zigzag方向的器件性能. 发现器件开态电流沿armchair方向在门长为2—5 nm (p型)和5 nm (n型)能够满足ITRS 高性能(HP)标准, 沿zigzag方向栅长为1—5 nm(p型)和3—5 nm (n型)能够满足ITRS HP标准. 同时zigzag方向的p型器件在栅长为1 nm时不仅能满足ITRS HP标准的开态电流要求, 而且是这个栅长下具有最大的开态电流(1934 μA/μm). 因此, ML SnS器件由于其高稳定性和高器件性能, 是一种潜在的超短沟道晶体管材料.

    2.   计算方法

    • 采用基于密度泛函理论的VASP软件包模拟实现SnS的结构优化和电子特性模拟. 计算中选用缀加平面波赝势(PAW), 电子波函数通过平面波基组展开, 电子与电子之间相互作用的交换关联采用广义梯度近似(GGA)下的PBE(Perdew-Burke-Ernzerhof)交换泛函形式. 原子位置、晶格参数及单胞体积等几何结构都进行了完全弛豫, 直到原子上受的力收敛于1×10–3 eV/Å为止; 收敛精度为1×10–6 eV/atom; 在结构优化和能带计算中, 截止能量分别为400 eV和500 eV, 在布里渊区采用的k点网格为9×9×1和24×24×1. 图1(a), (b)分别为单层(ML)SnS的结构和能带结构示意图. ML SnS的晶格常数(a = 4.44 Å, b = 4.03 Å)与文 献[15]报道的结果基本一致, 间接带隙为1.62 eV, 其导带最小值(CBM)和价带最大值(VBM)分别位于Г与Y点、Г与X之间的区域. ML SnS的各向异性是因为zigzag方向的电子/空穴有效质量(0.20 m0/0.27m0)比armchair方向的电子/空穴有效质量(0.19 m0/0.22m0)稍大而产生[16].

      本文使用DG两探针模型(图1(c))来模拟亚5 nm ML SnS MOSFET器件, 与单栅极相比, DG器件能明显提高栅控能力. 本征ML SnS作为器件的沟道置于xz平面上, z轴是器件的传输方向, 器件的电极为重度掺杂的n型或p型ML SnS. 我们测试了5种掺杂浓度(1×1012, 5×1012, 1×1013, 5×1013和8×1013 cm–2), 得出相应的开态电流如表1所示. 从测试的转移特性曲线发现掺杂浓度为5×1013 cm–2的SnS MOSFET器件具有最佳的表现(如图2所示), 因此选择该掺杂浓度为后续的掺杂浓度. 在实验室中, 掺杂浓度也可以通过分子化学吸附或电双层技术来实现[17,18].

      本文在MOSFET器件中设计了超结构—underlap(UL)结构, 对应每个栅长UL的长度取为0, 2和4 nm, UL在栅极和电极之间(图1(c)所示), 可以增强栅极的调控能力. 根据ITRS 2.0对栅长为亚5 nm的HP和LP标准的要求, 电源电压(Vdd)为0.64 V, 器件的电介质材料(二氧化硅)等效氧化物厚度(EOT)取为0.41 nm. 器件的输运特性利用耦合DFT的非平衡Green函数(NEGF)方法在QATK(quantum atomistix tool kit )软件包中进行. 交换关联采用GGA下的PBE交换泛函形式, 在以二维材料为FET器件的沟道结构中, DFT-PBE(single electron approximation)是描述电子结构的最佳方法, 因为掺杂的载流子可以很好地屏蔽电子-电子之间的相互作用. 例如, 采用该方法计算的ML MoS2 FET(1 nm栅长)的亚阈值摆幅SS值为66 mV/dec, 与实验值65 mV/dec几乎一致[6,19]. 采用Pt/Au电极模拟计算的MoS2 FET电子肖特基势垒高度为0.28/0.20 eV, 与实验值0.14—0.26/0.06—0.32 eV也基本一致[20–23]. 用镍 做电极的二维BP FET器件的实验和理论模拟的输运能隙值也非常接近, 分别为1.00/0.79(ML)、0.71/0.81(双层)和0.61/0.68 eV(三层)[24–27]. 用 DFT-PBE理论模拟Ti做电极的BP FET器件p型肖特基势垒分别为0.3/0.18/0.21 eV与实验测量的多层BP器件的肖特基势垒0.21 eV一致[28]. 因此, DFT-PBE这种模拟算法适合用于模拟预测FET器件的基本器件性能. 在器件的电极和中心区域采用9×1×129自洽的Monkhorst-Pack网格, 截止能量75 Hartree, 采用HGH赝势中的T3基, 温度设定为300 K. 在实空间中求解自洽的静态泊松方程, 边界条件为: 周期边界(器件前后)、诺伊曼边界(器件上下)和狄利克雷边界(电极与沟道边缘). 狄利克雷边界条件是QATK软件特有的边界条件, 其目的是确保电极区域的电荷中性.

      传输系数T(kz, E)(kz向量的方向与传输方向垂直)可由反向格林函数得到:

      $ {{\mathrm{G}}}_\text{r}({k}_{z}, {E})({{\mathrm{G}}}_\text{a}{}({k}_{z}, {E}{))} $是反向(正向)格林函数, $ { \varGamma }_{\mathrm{L}({\mathrm{R}})} ({k}_{z}, {E}) = {\mathrm{i}} \left(\displaystyle\sum\nolimits^ {\text{r}}_{{\text{L(R)}}} (k_z,E)-\displaystyle\sum\nolimits_{{\mathrm{L}}({\mathrm{R}})}^{\mathrm{a}}(k_z,E) \right)$描述的是由于电极自能$ \displaystyle\sum\nolimits^ {\text{r}}_ {\text{L(R)}}(E) $引起的左/右电极能级展宽, 即电极对散射区域的影响. 在一给定能量下, T(E)是129个k点的平均值$ {T}({k}_{z}, {E}) $. 电流I(Vds, Vb)是给定的栅极电压Vg和偏置电压Vds下由传输系数T(E, Vds, Vb)的积分, 公式为Landauer-Büttiker:

      其中fL/fR为左右电极的费米-狄拉克分布函数, μL/μR为左右电极的电化学电位. 栅控效应是通过求解自洽泊松方程实现的.

    3.   计算结果与分析

      3.1.   开态电流

    • ML SnS n型和p型1—5 nm栅长(armchair方向和zigzag方向)的器件电流转移曲线如图3所示. 除了1—2 nm栅长UL = 0外, 其他所有类型的SnS MOSFET器件都具有合适的漏电电流, 它们都满足HP关态电流(Ioff = 0.1 μA/μm)要求. 参照LP关态电流标准(Ioff = 5×10–5 μA/μm), 1 nm栅长UL = 4和UL = 2(zigzag方向p型)、2 nm栅长(UL = 2, 4), 3 nm栅长UL = 2和UL = 0(zigzag方向p型)、4 nm栅长UL = 2和UL = 0(armchair方向n型和p型、zigzag方向n型)、5 nm栅长UL = 0器件都能满足要求.

      由ML SnS器件的电流转移曲线还能计算出包括电流开关比(current on/off ratio)、开态电流(Ion)、亚阈值摆幅(SS), 列于表2中.

      开态电流Ion是提升逻辑器件的传输速率关键因素之一, 高的Ion能够帮助提高HP器件的开关速率. 开态电流值通常在转移曲线里用Vg(on) = Vg(off) ± Vdd计算对应的电流(n型和p型器件分别取“+”号和“–”号). Vdd = Vb为供应电压、Vg(off)为关态电压. 亚5 nm的n型和p型器件的开态电流值见图4. n型2 nm栅长(UL = 4 armchair方向)、3 nm栅长(UL = 2)、4 nm栅长(UL = 2)和5 nm栅长(UL = 0)器件的开态电流值能满足HP要求. p型器件在armchair方向除了5 nm栅长能满足HP要求外, 其他类型均不能达到HP要求(900 μA/μm), 然而zigzag方向1 nm栅长(UL = 2)、2 nm栅长(UL = 2)、3 nm栅长(UL = 2, 4)、4 nm栅长(UL = 2, 4)和5 nm栅长器件的开态电流值均能满足HP要求. 这是因为在相同栅压Vg下, 由于电子的有效质量在armchair方向(0.19m0)和zigzag方向(0.20m0)的值差别不大, 因此n型器件的开态电流值沿两个方向差异不大. 但是由于空穴的有效质量在armchair方向(0.22m0)和zigzag方向(0.27m0)的值差别较大, 因此p型器件的电流值沿两个方向差异较大. 这与单层GeSe MOSFET器件电流值各向异性特性一样. p型GeSe器件沿zigzag方向具有较小的空穴有效质量(0.11m0), 因此其电流值大于armchair方向的器件电流值, 导致了器件电流的各向异性特点[29]. 值得注意的是, p型1 nm栅长(UL = 2)单层SnS MOSFET器件的开态电流值达到1934 μA/μm, 这是我们所知二维半导体场效管在此长度下并能满足HP标准的最高值.

      n型ML SnS MOSFET器件沿armchair方向的开态电流值(31—2369 μA/μm)比zigzag方向的开态电流值(4.04—1943 μA/μm)大, 主要原因是armchair方向电子有效质量(0.19m0)比zigzag方向的(0.20m0)小. 然而p型器件的开态电流值却并没有遵循这个规律. p型器件沿zigzag方向具有较大的空穴有效质量(0.27m0), 其开态电流值(545—4119 μA/μm)却远大于具有较小空穴有效质量(0.22m0)的armchair方向开态电流值(0.7—924 μA/μm). 产生p型器件开态电流值的这一反常现象的主要原因是: 基于能带结构理论计算空穴的有效质量由VBM计算, 但是由于单层SnS空穴有效质量并不能代表VBM附近的所有有效质量. 根据单层SnS能带结构(见图1(b)), 此VBM仅比计算有效空穴质量的VBM高0.01 eV, 这将影响空穴的有效质量计算值, 导致p型MOSFET器件开态电流值偏离“开态电流与有效质量值的一般规律”. 这一结论与GeSe计算有效质量的CBM与次CBM比差值很小, 导致n型MOSFET器件的开态电流偏离了一般规律一致[29].

      本工作理论模拟表明, p型ML SnS MOSFET器件在5, 4, 3, 2和1 nm栅极长度中, 器件沿zigzag方向的开态电流最大值分别为2463, 1874, 4119, 1236和1934 μA/μm, 分别对应的UL结构为UL = 0, 2, 0, 2和2 nm. n型器件在5, 4, 3, 2和1 nm栅极长度中, 开态电流最大值分别为1113 μA/μm (zigzag方向)、2369 μA/μm (armchair方向)、1204 μA/μm (armchair方向)、938 μA/μm (armchair方向)和407 μA/μm (armchair方向), 分别对应的UL结构为UL = 0, 2, 2, 4和4 nm. 3 nm栅长(UL = 0)的器件沿zigzag方向具有最大开态电流4119 μA /μm, 比同样栅长下UL = 2器件的开态电流值(1407 μA/μm)高2.93倍. 可见在SnS MOSFET器件中合适的UL超结构能够有效地抑制从源极到漏极的电流, 增大了器件的有效沟道长度, 使器件能够满足ITRS HP器件的要求. 但是, 过长的UL超结构反而会降低器件的性能, 因为器件的栅极无法更好地控制器件UL区域的性能. 因此, 选择适合SnS MOSFET器件的UL长度非常重要.

      将本次结论与基于密度泛函耦合非平衡格林函数的量子输运计算的p型亚5 nm ML黑磷烯(BP)和ML GeSe场效应管的相应值进行比较. 如图4(b)所示, 采用HP标准比较亚5 nm BP MOSFET(zigzag和armchair方向)和ML GeSe MOSFET的最佳开态电流与本文SnS MOSFET的大小关系. 可以发现对于这种各向异性的二维半导体材料, 他们的器件电流都会在某一个方向表现出优于其他方向的特点, 例如相同条件下器件在zigzag方向的开态电流优于armchair方向. 虽然p型2, 4, 5 nm栅长ML BP MOSFET(zigzag方向)器件的开态电流大于SnS, 但是在栅极长度为1, 3 nm栅长处, 其值低于p型ML SnS器件(zigag方向)的最佳开态电流值. 对于ML GeSe MOSFET, 虽然其在1 nm栅极长度时开态电流值不仅满足ITRS的HP标准要求, 且其值(1684 μA/μm)较大, 但是依然比SnS(1934 μA/μm)小. 值得注意的是, 与ML BP和MLGeSe MOSFET相比, ML SnS MOSFET的开态电流在超短沟道器件范围内非常具有优势.

      对于ITRS的低功耗LP要求标准, 亚5 nm的n型 ML SnS器件开态电流值不能满足ITRS的要求(295 μA/μm, 如图5示). 沿armchair和zigzag方向的开态电流最大值分别为111 (Lg = 4 nm, UL = 4 nm)和231 μA/μm (Lg = 4 nm, UL = 2 nm), 分别达到ITRS的LP标准的38%和78%. 显然, ML SnS MOSFET n型器件栅长在5 nm以下对LP标准不令人满意. 但是p型(Lg = 3 nm, UL = 2 nm)器件沿zigzag方向的开态电流最大值为516 μA/μm, 满足ITRS的LP要求标准.

      • 3.2.   亚阈值摆幅

    • 亚阈值摆幅指在亚阈值区域中摆幅和栅源极电压之间的关系, 即栅在亚阈值区域的控制能力, 被定义为

      其中$ \partial {{V}}_{\text{g}} $表示栅源极电压的变化量, $\partial \lg {{I}}_{\text{D}} $表示电流的对数变化量, 即栅控越好, SS值越小. 传统FET在室温下SS的理论极限值为60 mV/dec. 图4中分别给出 n型和 p型亚5 nm ML SnS MOSFET的SS与栅长Lg的函数关系. 由于漏电流受有效质量的影响, ML SnS MOSFET zigzag方向的SS普遍小于armchair方向. 沿zigzag方向, 空穴的有效质量(0.11m0)小于armchair方向的有效质量(0.30m0), 从而获得较高的载流子传输速率. 对于所有类型的ML SnS MOSFET器件, 在相同的UL下, 每个传输方向上, SS一般随Lg的减小而增大. 沿着zigag方向的p型3 nm栅长UL = 2 nm器件的SS值达到了最小值66 mV/dec.

      • 3.3.   讨　论

    • 在模拟MOSFET器件中, 使用高掺杂的ML SnS作为源极和漏极. 因此, 在电极和沟道区域之间不存在肖特基势垒. 然而, 由于在二维逻辑器件中缺乏可靠的掺杂方式, 通常使用金属电极注入载流子, 导致在真实器件的界面中往往存在肖特基势垒, 从而会降低器件中载流子的速率. 实验中如何消除或降低器件的肖特基势垒是实现器件高性能的有效途径之一. 与之前的实验和理论模拟一样, 通常会选择合适的金属电极来消除或减少肖特基势垒. 例如, ML BP场效应晶体管采用石墨烯作为电极, 在界面上形成欧姆接触, 器件的开态电流为ML BP MOSFET的90%. 基于密度泛函理论的量子输运理论模拟表明: 当用石墨烯做电极时, ML SnS FET在电极区具有极小的接触电阻(界面势垒小于0.38 eV), 用石墨烯和石墨烯插层做GeSe器件的电极时具有欧姆接触[30]. 当器件使用合适的欧姆接触电极时, 真正的二维半导体的性能有望接近MOSFET的极限值.

      基于密度泛函理论的量子输运计算, 比较了SnS器件与其他二维器件(亚5 nm ML碲烯、砷烯、ML BP、Bi2O2Se、MoS2、InSe和GeSe MOSFET)的性能, 如图6所示. p型SnS MOSFET在zigzag方向的开态电流可以与ML BP器件相媲美, 而且与BP晶体管相比SnS器件在空气中器件性能稳定. n型SnS器件的开态电流与ML碲烯、Bi2O2Se、砷烯、GeSe和InSe器件相当. 1 nm栅长的ML SnS MOSFET在zigzag方向可以满足ITRS的HP标准要求, 而碲烯和InSe晶体管满足HP标准的最小栅长分别为3 nm和4 nm.

      在二维晶体管中, 传输方向的有效质量($ {{m}}_{/ /}^{\text{*}} $)对开态电流值的影响表现在两个方面. 1)有效质量小导致载流子沿输运方向的速度大, 从而得到高的开态电流. 由于沿传输方向的电流定义为I = Nev, N为载流子数目, v为载流子速度, 定义为$ v = {{e}{E\tau}}/{{{m}}^{\text{*}}} $, 其中E和τ分别为电场和弛豫时间. 2)小的有效质量导致在VBM或CBM附近小的态密度. 因为态密度DOS定义为

      其中gs和gv分别是自旋和谷状简并, $ {{m}}_{\perp}^{\text{*}} $是垂直与传输方向的有效质量. 因此开态电流的值是有限的. 为了表述开态电流和传输方向有效质量之间的关系, 图6给出了HP标准的开态电流与不同的二维材料亚5 nm栅长(MLMoS2 MOSFET在9 nm栅极长度)沿传输方向的有效质量的关系. Ion在$ {{m}}_{/ /}^{\text{*}} $ = 0.30m0时开始迅速下降, 在$ {{m}}_{/ / }^{\text{*}} $ > 0.30m0时开始增大. 基于拟合曲线和曲线附近一些离散点的趋势, 可以推测在HP标准下当$ {{m}}_{/ / }^{\text{*}} $ < 0.30m0时, Ion值由载流子的速度主导, 当$ {{m}}_{/ / }^{\text{*}} $ > 0.30m0时由DOS主导. 也就是说, 无论是大的有效质量还是小的有效质量的二维材料(拟合曲线的两端)都可以获得较高的Ion. 例如, 由于具有较强的各向异性有效质量($ {{m}}_{\text{BP}/ /}^{\text{*}} $ = 0.16m0 和 $ {{m}}_{\text{B}\text{P}\perp}^{\text{*}} $ = 5.4m0), ML BP MOSFET的Ion(4500 μA/μm)远高于其他二维材料. 由于SnS器件的有效质量都小于0.30m0, 因此其器件的Ion是由载流子的速度主导, 而且SnS器件Ion值都能满足HP标准的要求. 同时与ML BP相比, ML SnS有效质量的各向异性要弱得多, 其有效质量都小于0.30m0, 因此器件的Ion值也集中于曲线的左半部分.

    4.   结　论

    • 采用基于密度泛函理论的量子输运模拟计算首次研究了亚5 nm的n型和p型ML SnS MOSFET(沿zigzag方向和armchair方向)器件的性能. p型亚5 nm栅长(甚至在1 nm栅长)ML SnS(沿zigzag方向)器件的开态电流完全满足HP标准的要求, 这一结果也优于1 nm栅长ML BP MOSFET(沿zigzag方向)器件的开态电流. 对于沿armchair方向的n型3—5 nm栅长器件, 开态电流也能满足HP应用要求. 我们希望高性能亚5 nm ML SnS MOSFET能够在室温环境下通过实验稳定实现.

    参考文献 (30)

目录

/

返回文章
返回