高级搜索

浪涌电流应力下肖特基型p-GaN高电子迁移率晶体管器件可靠性

,  ,  ,  ,  , 

downloadPDF

上一篇

下一篇

彭嵘, 邱彬桔, 黄书婷, 王龙, 张波, 周琦. 浪涌电流应力下肖特基型p-GaN高电子迁移率晶体管器件可靠性[J]. 物理学报, 2026, 75(8): 080803. doi: 10.7498/aps.75.20251573
引用本文: 彭嵘, 邱彬桔, 黄书婷, 王龙, 张波, 周琦. 浪涌电流应力下肖特基型p-GaN高电子迁移率晶体管器件可靠性[J]. 物理学报, 2026, 75(8): 080803. doi: 10.7498/aps.75.20251573
shu
Rong PENG, Binju QIU, Shuting HUANG, Long WANG, Bo ZHANG, Qi ZHOU. Reliability of Schottky-type p-GaN high-electron-mobility transistors under surge current stress[J]. Acta Physica Sinica, 2026, 75(8): 080803. doi: 10.7498/aps.75.20251573
Citation: Rong PENG, Binju QIU, Shuting HUANG, Long WANG, Bo ZHANG, Qi ZHOU. Reliability of Schottky-type p-GaN high-electron-mobility transistors under surge current stress[J]. Acta Physica Sinica, 2026, 75(8): 080803. doi: 10.7498/aps.75.20251573
shu

浪涌电流应力下肖特基型p-GaN高电子迁移率晶体管器件可靠性

  • 1.

    电子科技大学集成电路科学与工程学院, 成都　611731

  • 2.

    电子科技大学深圳高等研究院, 深圳　518172

  • 3.

    电子科技大学东莞研究院, 东莞　523808

    • 作者简介: 彭嵘. E-mail: 202322310433@std.uestc.edu.cn .
    通讯作者: E-mail: zhouqi@uestc.edu.cn.

  • 中图分类号: 85.30.De, 85.30.Tv, 81.05.Ea, 73.40.Kp

Reliability of Schottky-type p-GaN high-electron-mobility transistors under surge current stress

  • 1.

    School of Integrated Circuit Science and Engineering, University of Electronic Science and Technology of China (UESTC), Chengdu 611731, China

  • 2.

    Shenzhen Institute for Advanced Study, University of Electronic Science and Technology of China (UESTC), Shenzhen 518172, China

  • 3.

    Institute of Electronic and Information Engineering in Dongguan, University of Electronic Science and Technology of China (UESTC), Dongguan 523808, China

    • Corresponding author: E-mail: zhouqi@uestc.edu.cn.

  • MSC: 85.30.De, 85.30.Tv, 81.05.Ea, 73.40.Kp

  • 摘要: 氮化镓高电子迁移率晶体管(GaN HEMTs)凭借其高频、高功率密度和高效率等特性, 已成为新一代电力电子领域的核心器件. 然而, 浪涌电流应力引起的可靠性问题仍是限制其进一步应用的重要因素. 本文针对商用650 V肖特基型p-GaN栅极GaN HEMTs, 系统研究了器件在第三象限工作条件下承受浪涌电流应力时的可靠性. 通过实验测试获得了器件在10, 7和5 ms浪涌脉宽下的浪涌电流耐受能力以及栅极漏电流变化规律. 结果表明, 浪涌脉宽减小可显著提升器件的浪涌电流耐受能力(最高提升约18.3%), 减弱自热效应导致的迟滞现象, 并减轻浪涌电流应力造成的器件栅极漏电流退化. 通过多维失效分析及TCAD器件仿真, 揭示了器件在浪涌电流应力下的失效机理: 强电场导致栅极肖特基接触退化并引起栅极电流急剧增大, 在强电场与过大栅极电流的共同作用下诱发栅极金属电迁移. 本研究揭示了肖特基型p-GaN栅极GaN HEMTs在第三象限不同脉宽浪涌电流应力下的耐受能力及栅极漏电流退化, 并发现了栅极肖特基接触退化引起金属电迁移的失效机理, 为高可靠性GaN器件的设计与应用提供了重要参考.
    Abstract: Gallium nitride high-electron-mobility transistors (GaN HEMTs), featuring high frequency, high power density, and superior efficiency, have become core devices in next-generation power electronics. However, in practical operating environments such as DC-DC converters or half-bridge circuits, GaN devices are frequently subjected to surge current stresses of varying magnitudes and pulse widths. The resulting reliability concerns, characterized by parameter degradation or even catastrophic device failure, remain a critical bottleneck limiting the widespread adoption of GaN technology. In this work, the reliability of a commercial 650 V Schottky-type p-GaN gate GaN HEMTs under surge current stress in the third-quadrant operation was systematically investigated. The surge current capability and gate leakage evolution of the devices were experimentally characterized under surge pulse widths of 10, 7, and 5 ms. The results indicate that a reduction in surge pulse width significantly enhances the device’s surge current capability (with a maximum improvement of approximately 18.3%) and mitigates the hysteresis phenomenon induced by self-heating effects. Specifically, the hysteresis time decreased from 1.27 ms under a 10 ms pulse width to 0.46 ms under a 5 ms pulse width. Furthermore, the shorter pulse width alleviates the gate leakage current degradation caused by surge stress, with an overall reduction in the leakage current increment compared to longer pulse width. Through multi-dimensional failure analysis using OBIRCH (optical beam induced resistance change), FIB (focused ion beam), TEM (transmission electron microscope), and EDS (energy dispersive spectroscopy), complemented by TCAD simulations, the failure mechanism under surge current stress was elucidated. The intense electric field leads to the degradation of the gate Schottky contact, triggering a sharp increase in gate current. At the peak failure surge current, the gate current density reaches as high as 6.43×107 A/cm2. Ultimately, the synergistic effect of the strong electric field and excessive gate current induces electromigration of the gate metal, resulting in the formation of distinct voids at the original metal site. This study elucidates the surge current endurance and gate leakage degradation behavior of Schottky-type p-GaN gate GaN HEMTs under third-quadrant operation with varying surge pulse widths, and discovered the failure mechanism associated with Schottky contact degradation-induced metal electromigration, providing valuable insights for the design and application of high-performance GaN power devices.
  • 加载中

  • 图 1  (a) p-GaN 栅极 GaN HEMTs 的器件 SEM 剖面图; (b)器件截面示意图; (c)栅极堆叠结构的等效电路模型

    Figure 1.  (a) Cross-sectional SEM image, (b) schematic cross-section of the p-GaN gate GaN HEMTs, and (c) equivalent model of the gate stack structure

    下载: 全尺寸图片 幻灯片

    图 2  p-GaN 栅极 GaN HEMTs 的 TCAD 仿真与实验测试数据校准对比　(a)转移特性曲线; (b)输出特性曲线

    Figure 2.  Calibration of TCAD simulation and experimental results for the p-GaN gate GaN HEMTs: (a) Transfer characteristics; (b) output characteristics.

    下载: 全尺寸图片 幻灯片

    图 3  浪涌电流测试　(a)电路拓扑; (b)测试电路板; (c)测试平台

    Figure 3.  (a) Circuit topology, (b) test board, and (c) test bench of the surge current test.

    下载: 全尺寸图片 幻灯片

    图 4  不同脉宽的浪涌电流测试过程中器件的 VSD-T 波形　(a) 10 ms; (b) 7 ms; (c) 5 ms

    Figure 4.  The VSD-T waveforms of the device during the surge current test with different pulse

    下载: 全尺寸图片 幻灯片

    图 5  不同脉宽的浪涌电流应力下　(a)未失效器件的Ipeak,max和VSD,max的统计值; (b) Ipeak,max的平均值和对比10 ms脉宽的相对变化率

    Figure 5.  (a) Statistical values of Ipeak,max and VSD,max for non-failed devices under surge current stress with different pulse widths; (b) average Ipeak,max and its relative change rate compared with the 10 ms pulse width.

    下载: 全尺寸图片 幻灯片

    图 6  不同脉宽的浪涌电流应力下器件的特性　(a) ISD-VSD特性曲线, 插图展示了迟滞时间Δthyst与累积浪涌能量Esurge,hyst随脉宽变化的定量增长关系; (b)最大浪涌能量Esurge,max随Ipeak的变化

    Figure 6.  Device characteristics under surge current stress with different pulse widths: (a) ISD-VSD characteristic curves, the inset shows the quantitative correlation between Δthyst and Esurge,hyst; (b) variation of maximum surge energy Esurge,max with Ipeak

    下载: 全尺寸图片 幻灯片

    图 7  不同脉宽的浪涌电流应力下器件的栅极漏电特性　(a) 10 ms; (b) 7 ms; (c) 5 ms

    Figure 7.  Gate leakage characteristics of devices under surge current stress with different pulse widths: (a) 10 ms; (b) 7 ms; (c) 5 ms.

    下载: 全尺寸图片 幻灯片

    图 8  失效器件的去封装情况

    Figure 8.  Decapsulation of failed device

    下载: 全尺寸图片 幻灯片

    图 9  失效器件在(a) VGS = 1.5 V和(b) VGD = 1 V偏置下的OBIRCH 图像

    Figure 9.  OBIRCH image of the failed device under (a) VGS = 1.5 V and (b) VGD = 1 V

    下载: 全尺寸图片 幻灯片

    图 10  失效器件的 FIB 图像　(a)俯视图; (b)截面图

    Figure 10.  FIB image of the failed device: (a) Top view; (b) cross-sectional view.

    下载: 全尺寸图片 幻灯片

    图 11  失效器件的 TEM 图像　(a)整体图; (b)栅极局部放大图; (c) EDS 能谱分析图

    Figure 11.  TEM images of the failed device: (a) Overall view; (b) enlarged view of the gate region; (c) EDS energy spectrum analysis

    下载: 全尺寸图片 幻灯片

    图 12  器件在Ipeak = 17.3 A, VSD = VGD = 31 V条件下的电场仿真结果　(a) 整体分布图; (b) 栅极局部放大图; (c) X切线处的电场分布

    Figure 12.  Electric field simulation results of the device under the conditions of Ipeak = 17.3 A, VSD = VGD = 31 V: (a) Overall distribution map; (b) local magnification of the gate; (c) electric field distribution at the X-cutline.

    下载: 全尺寸图片 幻灯片

    图 13  器件在Ipeak = 17.3 A, VSD = VGD = 31 V条件下的(a)导带仿真结果, (b) 价带仿真结果, (c) Y 切线处与初始态VSD = VGD = 0 V下的能带对比情况

    Figure 13.  Device simulation results at Ipeak = 17.3 A and VSD = VGD = 31 V: (a) Conduction band diagram; (b) valence band diagram; (c) comparison of energy bands with the initial state at VSD = VGD = 0  V at the Y-cutline.

    下载: 全尺寸图片 幻灯片

    表 1  TCAD 仿真中使用的器件主要参数

    Table 1.  Main device parameters used in TCAD simulation

    Symbol Description Value
    LGS/μm Gate-to-source distance 1
    LG/μm Gate terminal length 1.49
    LGD/μm Gate-to-drain distance 18
    LSFP/μm Source-field-plate length 11.2
    LDFP/μm Drain-field-plate length 1.78
    tAlGaN/nm Thickness of AlGaN barrier 16
    tch/μm Thickness of GaN Channel 1.58
    tbuffer/μm thickness of GaN Buffer 3.57
    tAlN/μm thickness of AlN Nucleation 0.22
    tpass/μm thickness of passivation 8
    tp-GaN/nm thickness of p-GaN cap 92
    tgate-metal/nm Thickness of the gate metal 132.7
    WFG/eV Work-function of the gate metal 4.5
    Np-GaN/(1019 cm–3) Mg doping concentration of
    p-GaN    		 1.5
    NBuffer/(1016 cm–3) Carbon doping of GaN buffer 3
    下载: 导出CSV
  • [1] Chen K J, Häberlen O, Lidow A, Tsai C L, Ueda T, Uemoto Y, Wu Y F 2017 IEEE Trans. Electron Devices 64 779 doi: 10.1109/TED.2017.2657579
    [2] Mishra U K, Parikh P, Wu Y F 2002 Proc. IEEE 90 1022 doi: 10.1109/JPROC.2002.1021567
    [3] Kozak J P, Zhang R Z, Porter M, Song Q H, Liu J C, Wang B X, Wang R, Saito W, Zhang Y H 2023 IEEE Trans. Power Electron. 38 8442 doi: 10.1109/TPEL.2023.3266365
    [4] 张志荣, 房玉龙, 尹甲运, 郭艳敏, 王波, 王元刚, 李佳, 芦伟立, 高楠, 刘沛, 冯志红 2018 物理学报 67 076801 doi: 10.7498/aps.67.20172581 Zhang Z R, Fang Y L, Yin J Y, Guo Y M, Wang B, Wang Y G, Li J, Lu W L, Gao N, Liu P, Feng Z H 2018 Acta Phys. Sin. 67 076801 doi: 10.7498/aps.67.20172581
    [5] 陈睿, 梁亚楠, 韩建伟, 王璇, 杨涵, 陈钱, 袁润杰, 马英起, 上官士鹏 2021 物理学报 70 116102 doi: 10.7498/aps.70.20202028 Chen R, Liang Y N, Han J W, Wang X, Yang H, Chen Q, Yuan R J, Ma Y Q, Shangguan S P 2021 Acta Phys. Sin. 70 116102 doi: 10.7498/aps.70.20202028
    [6] Buffolo M, Favero D, Marcuzzi A, De Santi C, Meneghesso G, Zanoni E, Meneghini M 2024 IEEE Trans. Electron Devices 71 1344 doi: 10.1109/TED.2023.3346369
    [7] Wang H X, Wei J, Xie R L, Liu C, Tang G F, Chen K J 2017 IEEE Trans. Power Electron. 32 5539 doi: 10.1109/TPEL.2016.2610460
    [8] Efthymiou L, Murukesan K, Longobardi G, Udrea F, Shibib A, Terrill K 2019 IEEE Electron Device Lett. 40 1253 doi: 10.1109/LED.2019.2925776
    [9] He J B, Tang G F, Chen K J 2018 IEEE Electron Device Lett. 39 1576 doi: 10.1109/LED.2018.2867938
    [10] Meneghini M, Rossetto I, Bisi D, Ruzzarin M, Van Hove M, Stoffels S, Wu T L, Marcon D, Decoutere S, Meneghesso G, Zanoni E 2016 IEEE Electron Device Lett. 37 474 doi: 10.1109/LED.2016.2530693
    [11] Shi Y Y, Zhou Q, Cheng Q, Wei P, Zhu L, Wei D, Zhang A, Chen W J, Zhang B 2018 Proc. 30th Int. Symp. Power Semiconductor Devices and ICs (ISPSD) Chicago, IL, USA, May 13–17, 2018 p96
    [12] Yang N, Pan C W, Wu Z, Bai P X, Chen K L, Zhu L Y, Zhou C H, Zhang B, Zhou Q 2024 IEEE Trans. Power Electron. 39 2247 doi: 10.1109/TPEL.2023.3332663
    [13] Yang S, Han S W, Sheng K, Chen K J 2019 IEEE J. Emerging Sel. Top. Power Electron. 7 1425 doi: 10.1109/JESTPE.2019.2925117
    [14] Cai Y C, Forsyth A J, Todd R 2017 Proc. IEEE Appl. Power Electron. Conf. Expo. (APEC) Tampa, FL, USA, March 26–30, 2017 p1689
    [15] Xue F, Yu R Y, Huang A Q 2017 IEEE Trans. Ind. Electron. 64 9094 doi: 10.1109/TIE.2017.2686307
    [16] Attia Y, Youssef M 2016 Proc. IEEE Int. Telecommun. Energy Conf. (INTELEC) Austin, TX, USA, October 23–27, 2016 p1
    [17] Fu M F, Fei C, Yang Y C, Li Q, Lee F C 2019 IEEE Trans. Power Electron. 34 3329 doi: 10.1109/TPEL.2018.2849741
    [18] Liu J C, Zhang R Z, Xiao M, Pidaparthi S, Cui H, Edwards A, Baubutr L, Drowley C, Zhang Y H 2021 IEEE Trans. Power Electron. 36 10959 doi: 10.1109/TPEL.2021.3067019
    [19] Zhou F, Xu W Z, Ren F F, Zhou D, Chen D J, Zhang R, Zheng Y D, Zhu T G, Lu H 2021 IEEE Trans. Power Electron. 36 12163 doi: 10.1109/TPEL.2021.3076694
    [20] Du J H, Yang S, Xu G W, Long S B 2023 Proc. 35th Int. Symp. Power Semiconductor Devices and ICs (ISPSD) Hong Kong, May 28–June 1, 2023 p28
    [21] Han S W, Yang S, Li Y K, Liu Y X, Sheng K 2019 Proc. 31st Int. Symp. Power Semiconductor Devices and ICs (ISPSD) Shanghai, China, May 19–23, 2019 p63
    [22] Jiang X, Wang J, Chen J J, Li Z J, Zhai D Y, Yang X, Ji B, Shen Z J 2020 IEEE J. Emerging Sel. Top. Power Electron. 8 77 doi: 10.1109/JESTPE.2019.2952214
    [23] Jiang X, Zhai D Y, Chen J J, Yuan F X, Li Z J, He Z Z, Shen Z J, Wang J 2018 Proc. IEEE Energy Convers. Congr. Expo. (ECCE) Portland, OR, USA, September 23–27, 2018 p845
    [24] Zhang M, Li H L, Yang Z Q, Zhao S, Ding L J 2024 Proc. IEEE Energy Convers. Congr. Expo. (ECCE) Phoenix, AZ, USA, October 20–24, 2024 p6749
    [25] Liu Y X, Yang S, Han S W, Sheng K 2019 IEEE J. Emerging Sel. Top. Power Electron. 7 1465 doi: 10.1109/JESTPE.2019.2917523
    [26] Liu Y X, Han S W, Yang S, Sheng K 2019 Proc. 31st Int. Symp. Power Semiconductor Devices and ICs (ISPSD) Shanghai, China, May 19–23, 2019 p439
    [27] Wang X M, Chen W J, Sun R Z, Liu C, Xia Y, Xin Y J, Xu X R, Wang F Z, Chen X H, Chen Y Q, Zhang B 2022 IEEE Trans. Electron Devices 69 5733 doi: 10.1109/TED.2022.3200928
    [28] Wang X M, Chen W J, Sun R Z, Liu C, Chen X H, Xia Y, Xu X R, Wang Z C, Luo P, Zhang Y H, Zhang B 2024 IEEE Trans. Electron Devices 71 1694 doi: 10.1109/TED.2023.3345258
    [29] Wang X M, Sun R Z, Xia Y, Liu C, Chen X H, Chen W J, Zhang B 2024 Proc. 36th Int. Symp. Power Semiconductor Devices and ICs (ISPSD) Bremen, Germany, June 2–6, 2024 p323
    [30] Wang X M, Chen W J, Shi Y, Xia Y 2024 Proc. 4th Int. Conf. Electron Inf. Eng. Comput. Sci. (EIECS) Yanji, China, September 27–29, 2024 p179
    [31] GAN190-650EBE. Available online: https://nexperia.com/
    [32] Goller M, Mysore M L, Yang D Z, Alaluss M, Lutz J, Basler T 2025 Proceedings of the 37th International Symposium on Power Semiconductor Devices and ICs (ISPSD) Kumamoto, Japan, June 1–5, 2025 p321
    [33] Zhang L H, Zou K L, Li H, Zhao J 2025 2025 13th Asia-Pacific International Conference on Lightning (APL) Bali, Indonesia, June 17–20, 2025 p183
    [34] Liu S Y, Li S, Zhang C, Li N B, Tao X Y, Ge C, Qian L, Xin S X, Sun W F 2020 IEEE Trans. Power Electron. 35 11328 doi: 10.1109/TPEL.2020.2988976
    [35] Black J R 1969 IEEE Trans. Electron Devices 16 338 doi: 10.1109/T-ED.1969.16754
    [36] Black J R 1969 Proc. IEEE 57 1587 doi: 10.1109/PROC.1969.7340
    [37] d’Heurle F M 1971 Proc. IEEE 59 1409 doi: 10.1109/PROC.1971.8447
    [38] Han Z F, Li X D, Ji J, Zhang T, Jiang X, Yuan S, Chen Y M, Xia H N, Li C, Chen L, Hao Y, Zhang J C 2025 IEEE Trans. Electron Devices 72 5336 doi: 10.1109/TED.2025.3596575
    [39] Rossetto I, Meneghini M, Canato E, Barbato M, Stoffels S, Posthuma N, Decoutere S, Tallarico A N, Meneghesso G, Zanoni E 2017 Microelectron. Reliab. 76–77 298 doi: 10.1016/j.microrel.2017.06.061
    [40] Zhang H T, Kang X W, Zheng Y K, Wu H, Wei K, Liu X Y, Ye T C, Jin Z 2021 Micromachines 12 1296 doi: 10.3390/mi12111296
    [41] Cui Z, Fan X J, Zhang Y Q, Vollebregt S, Fan J J, Zhang G Q 2023 J. Mech. Phys. Solids 174 105256 doi: 10.1016/j.jmps.2023.105256
    [42] Yao Y F, An Y X, Tu K N, Liu Y X 2025 J. Mater. Res. Technol. 36 6400 doi: 10.1016/j.jmrt.2025.04.298
  • 加载中
图( 13) 表( 1)
计量
  • 文章访问数:  403
  • HTML全文浏览数:  403
  • PDF下载数:  3
  • 施引文献:  0
出版历程
  • 收稿日期:  2025-11-19
  • 刊出日期:  2026-04-20

浪涌电流应力下肖特基型p-GaN高电子迁移率晶体管器件可靠性

    通讯作者: E-mail: zhouqi@uestc.edu.cn.
    作者简介: 彭嵘. E-mail: 202322310433@std.uestc.edu.cn
  • 1. 电子科技大学集成电路科学与工程学院, 成都　611731
  • 2. 电子科技大学深圳高等研究院, 深圳　518172
  • 3. 电子科技大学东莞研究院, 东莞　523808
  • 收稿日期:  2025-11-19

摘要: 氮化镓高电子迁移率晶体管(GaN HEMTs)凭借其高频、高功率密度和高效率等特性, 已成为新一代电力电子领域的核心器件. 然而, 浪涌电流应力引起的可靠性问题仍是限制其进一步应用的重要因素. 本文针对商用650 V肖特基型p-GaN栅极GaN HEMTs, 系统研究了器件在第三象限工作条件下承受浪涌电流应力时的可靠性. 通过实验测试获得了器件在10, 7和5 ms浪涌脉宽下的浪涌电流耐受能力以及栅极漏电流变化规律. 结果表明, 浪涌脉宽减小可显著提升器件的浪涌电流耐受能力(最高提升约18.3%), 减弱自热效应导致的迟滞现象, 并减轻浪涌电流应力造成的器件栅极漏电流退化. 通过多维失效分析及TCAD器件仿真, 揭示了器件在浪涌电流应力下的失效机理: 强电场导致栅极肖特基接触退化并引起栅极电流急剧增大, 在强电场与过大栅极电流的共同作用下诱发栅极金属电迁移. 本研究揭示了肖特基型p-GaN栅极GaN HEMTs在第三象限不同脉宽浪涌电流应力下的耐受能力及栅极漏电流退化, 并发现了栅极肖特基接触退化引起金属电迁移的失效机理, 为高可靠性GaN器件的设计与应用提供了重要参考.

English Abstract

    全文HTML

    1.   引　言

    • 氮化镓(GaN)作为第三代宽禁带半导体材料, 具有高电子迁移率、高击穿电场及高热导率等优异的电学特性, 这些特性推动了其在通信、电动汽车及可再生能源系统等多个领域的广泛应用. 其中, 氮化镓高电子迁移率晶体管(GaN HEMT)凭借其高频、高功率密度以及零反向恢复电荷等特性, 已成为新一代电力电子领域的核心器件, 相较传统硅基器件展现出显著优势[1–6]. 然而, 尽管GaN HEMTs具有诸多优势, 其可靠性问题, 例如动态导通电阻、阈值电压漂移及短路故障等失效风险依旧是限制其大规模应用的关键问题[7–14]. 由于浪涌事件在电力电子系统中普遍存在, 例如在双向DC-DC变换器或基于增强型GaN HEMTs器件的半桥电路中, 器件作为开关管在续流阶段需工作在第三象限导通状态并承受较大的浪涌电流[15–17]. 这类浪涌电流应力可能导致器件导通电阻与阈值电压漂移、栅极漏电流增大, 甚至引发器件失效. 因此, 深入研究肖特基型p-GaN栅极GaN HEMTs在第三象限导通状态下的浪涌电流耐受能力以及浪涌电流应力下的电学稳定性与失效机理是提升器件电流浪涌可靠性的基础.

      目前, 关于电流浪涌可靠性的研究主要集中在GaN二极管以及SiC MOSFET器件[18–24], 而针对肖特基型p-GaN栅极GaN HEMTs的系统性研究仍较为不足. 仅有少量文献初步探讨了GaN HEMTs在第三象限的单次浪涌电流能力, 并指出欧姆型p-GaN栅接触结构有助于提升器件的浪涌电流耐受能力[25,26]. 此外, 在重复浪涌电流应力下, 肖特基型p-GaN栅极GaN HEMTs的阈值电压、导通电阻及漏电流等参数均随着浪涌应力循环次数的增加而发生不同程度的退化, 这主要归因于电子俘获效应与空穴俘获效应之间的竞争机制[27]. 进一步研究表明, 器件可能由于显著的热辅助空穴隧穿效应而发生栅极相关的失效与漏电异常[28–30]. 现有研究中, 大多数浪涌电流测试采用固定脉宽(通常为10 ms), 而器件在不同脉宽浪涌应力下的耐受能力以及电学特性退化仍缺乏系统报道. 在实际应用中, 不同电路拓扑结构中的储能元件(电容、电感)配置差异, 往往导致浪涌电流脉宽存在差异. 因此, 研究浪涌电流脉宽对器件浪涌电流耐受能力以及电学特性退化的影响, 并深入剖析器件在浪涌电流应力下的失效机理, 对于深入理解器件浪涌电流能力及提升其可靠性具有重要意义.

      本文针对商用650 V/11.5 A肖特基型p-GaN栅极HEMTs器件, 重点研究了器件在不同浪涌电流脉宽(10, 7, 5 ms)下的耐受能力, 结果表明器件在5 ms脉宽下能承受的浪涌电流峰值相比10 ms脉宽能提升约18.3%. 同时, 浪涌脉宽的减小能显著降低器件自热效应引起的迟滞现象. 此外, 进一步对不同脉宽浪涌电流应力下器件的栅极漏电特性进行研究后发现, 器件栅极漏电流随着浪涌电流峰值的增加而逐渐增大, 且较短脉宽条件下其整体增幅较小, 表明较短脉宽浪涌应力对栅极结构的损伤更轻. 通过激光束电阻异常侦测(OBIRCH) , 聚焦离子束(FIB), 透射电子显微镜(TEM)与能谱分析(EDS)等多维失效分析手段揭示了器件在强电场与栅极电流的共同作用下发生的金属电迁移现象, 并结合TCAD仿真对器件在浪涌电流应力下的电场分布与能带变化进行了深入分析, 结果表明器件栅极肖特基二极管(SBD)受栅极强电场影响而不断耗尽直至击穿, 最终引起栅极电流急剧增大, 阐明了器件的失效机理. 研究结果为进一步肖特基型p-GaN栅极HEMTs浪涌电流可靠性研究与高可靠性设计提供了重要参考.

    2.   器件特性与浪涌实验设计

      2.1.   器件结构与基本特性

    • 本实验采用650 V/11.5 A肖特基型p-GaN栅AlGaN/GaN HEMT[31], 其扫描电子显微镜(SEM)剖面图和截面示意图分别如图1(a)和图1(b)所示. 其栅极堆叠结构可等效为由栅极金属/p-GaN组成的SBD和由p-GaN/AlGaN/GaN层构成的P-i-N二极管, 如图1(c)所示. 器件的转移特性和输出特性曲线分别如图2(a)和图2(b)所示.

      • 2.2.   浪涌电流测试原理及平台

    • 本研究采用的浪涌电流测试电路原理图、测试电路板及测试平台如图3(a)、图3(b)和图3(c)所示. 为研究器件在第三象限导通条件下的浪涌电流能力, 将器件的栅极与源极短接. 当半正弦浪涌电流Isurge由器件的源端流向漏端时, 在源端与漏端之间(即栅漏之间)会产生相应的源漏电压VSD(即栅漏电压VGD), 当VGD超过器件的反向导通阈值电压VTH, GD时, 沟道被开启, 器件进入第三象限导通状态. 浪涌电流的峰值Ipeak及其脉冲宽度Wsurge由电容充电电压VC、电感值L和电容值C共同决定,

      为了研究不同脉宽浪涌电流应力对器件浪涌电流能力的影响, 实验中选取2 mF电容及5, 2.5, 1.3 mH电感的不同组合, 分别生成10, 7和5 ms脉宽的浪涌电流. 通过逐步提高VC, 实现Ipeak的逐级提升.

      为精确采集浪涌瞬态波形, 实验采用12-bit高精度示波器(Tektronix MSO58 B)配合电压探头(TPP0101)及电流探头(HCP8150, 精度1%)进行测试. 采样率设定为2.5 MS/s, 以满足毫秒级脉宽的高精度测量需求. 此外, 测试前对探头进行了去偏校准(Deskew)以消除传输延时, 确保电压电流在时域上严格同步, 保障后续能量积分计算的准确性.

    3.   浪涌电流测试结果与分析

    • 图4展示了器件在不同脉宽浪涌电流测试下的VSD-时间(VSD-Time)特性, 可以明显看到, 随着Ipeak的增加, 器件在三种脉宽下的VSD电压均呈现上升趋势. 当Ipeak达到临界值时, 器件发生不可逆失效. 失效时器件的VSD波形出现异常陡峭的尖峰, 通过半导体参数分析仪B1505A进一步表征发现, 其栅极漏电流上升至mA量级, 表明器件已经失效.

      为研究浪涌电流脉宽对器件浪涌电流耐受能力的影响, 在每个脉宽条件下均选取10颗样品来进行浪涌电流应力测试, 以降低统计误差和实验偶然性. 图5(a)统计了各样品在最终失效前可承受的最大浪涌电流峰值Ipeak,max以及对应的最大源漏电压VSD,max, 并进一步计算得到器件在10, 7 和5 ms 三种脉宽下能承受的平均最大浪涌电流峰值(Avg. Ipeak,max). 如图5(b)所示, 随着脉宽的缩短, 器件可承受的Avg. Ipeak,max逐渐升高, 表现出更强的浪涌电流耐受能力. 与10 ms脉宽相比, 器件在7和5 ms脉宽下的浪涌电流耐受能力分别提高了6.9%和18.3%, 表明脉宽缩短对器件浪涌电流耐受能力具有明显提升作用. 现有研究主要聚焦于标准的10 ms固定脉宽测试, 提供了单一时间尺度下的耐受数据[28,32]. 相比之下, 本研究引入了脉宽依赖性的系统评估, 填补了非标准工况下的数据空白. 这种多维度的评估方式揭示了单一工况测试所无法体现的器件浪涌电流耐受能力, 为更全面地解析器件在实际复杂应力下的可靠性提供了必要依据.

      图6(a)展示了器件在不同脉宽、Ipeak = 16.5 A条件下的电流-电压(ISD-VSD)特性曲线. 由图6(a)可以观察到, 三种脉宽下的ISD-VSD曲线均出现迟滞现象(即VSD峰值出现时间滞后于ISD峰值), 这种迟滞效应主要来源于器件内部的自热效应[25]. 为了定量验证这一机制, 对迟滞区间内的能量进行了计算. 定义电流峰值时刻(tI_peak)至电压峰值时刻(tV_peak)为迟滞时间(Δthyst), 并通过对该时段内的源漏电压VSD(t)与浪涌电流ISD(t)的乘积进行积分, 得到累积浪涌能量(Esurge,hyst). 计算结果显示, 当脉宽从5 ms增加至7和10 ms时, 迟滞区间内的累积浪涌能量分别从0.0836 J增加至0.185和0.36 J; 受此能量积累导致的瞬态温升影响[33,34], 对应的迟滞时间由0.46 ms显著延长至0.78 ms和1.27 ms. 这种迟滞时间与累积浪涌能量的强正相关性, 定量证实了自热效应的主导作用. 为了进一步评估整个脉冲过程中的浪涌能量, 引入单次浪涌过程中的最大浪涌能量Esurge,max. 其定义为VSD(t)与ISD(t)的乘积在完整脉冲宽度Wsurge内的积分,

      该积分区间涵盖了浪涌电流从起始时刻至衰减归零的全过程. 如图6(b)所示, 在相同Ipeak条件下, Esurge,max随脉宽的增加呈现显著的上升趋势(10 ms > 7 ms > 5 ms). 这种能量积累的差异直接决定了器件内部自热效应的强弱, 从而与前述图6(a)中迟滞时间随脉宽增大而延长的实验规律相互印证.

      为揭示不同脉宽浪涌电流对器件电学特性的影响, 在每次浪涌电流应力测试后, 通过半导体参数分析仪B1505A对器件的电学特性进行系统表征, 结果表明其栅极漏电流IGSS在浪涌电流应力前后会发生显著退化, 如图7所示. 在Ipeak较小时, 器件在三种脉宽下的IGSS变化均较小; 而当Ipeak增大至接近器件临界失效电流峰值时, IGSS急剧上升至mA量级, 可判定器件已失效, 并且IGSS的突增表明器件的栅极结构在浪涌电流应力下已受到一定程度的损伤. 此外, 10 ms脉宽下器件的IGSS随Ipeak的增幅最大; 随着浪涌电流脉宽从10 ms缩短至5 ms, IGSS的整体增幅逐渐减小. 这表明较短脉宽的浪涌电流应力对器件造成的性能退化更轻, 对栅极损伤程度相对较小. 不同脉宽引起的差异化栅极损伤与浪涌应力过程中积累的Esurge相关: 较高的Esurge会引发更强的自热效应, 使器件导通电阻增幅加大, 在相同Ipeak条件下产生更高的VSD(即VGD), 因此栅极承受的电压应力更高, 受到的栅极损伤更大, 导致IGSS的增幅更大. 器件在浪涌应力过程中遭受的栅极损伤及其对应的失效机理, 将在第4节进行深入分析.

    4.   器件失效机理分析

      4.1.   失效特征分析

    • 为深入揭示器件在浪涌电流应力下的失效机理, 对经历单次10 ms脉宽浪涌应力后失效的器件进行了去封装与物理失效分析. 如图8所示, 经去封装后利用光学显微镜(OM)对芯片表面进行观测, 未见明显的烧毁或开裂迹象, 表明器件失效并非源于表面可见的宏观损伤, 而更可能与器件内部结构退化或局部电场集中导致的微观失效相关. 为了更精确地定位器件的失效区域, 采用光束诱导电阻变化(OBIRCH)技术检测芯片表面. 图9(a)展示了失效器件在VGS = 1.5 V偏置条件下的OBIRCH检测结果, 在芯片源极插指区域及其下方的栅极原胞(gate unit cell)处出现明显绿色发光信号, 表明栅极结构可能存在损伤或有导电通道形成. 图9(b)为VGD = 1 V偏置条件下的检测结果, 在与前者高度一致的位置出现了红色发光信号, 进一步验证了该区域的电学异常.

      为揭示失效区域的微观结构变化, 对上述绿色发光与红色发光的交叠区域进行了聚焦离子束(FIB)切割与扫描电子显微镜(SEM)观察. 结果如图10(b)所示, 在Gate Unit Cell以及栅极场板(gate field plate, Gate FP)中均形成多个不规则金属空洞(voids). 进一步采用TEM对失效区域进行精细观察, 结果表明空洞主要发生在铝(Al)金属层中, 如图11(a)和图11(b)所示. 图11(c)的能谱分析(EDS)结果表明空洞位置的铝元素明显缺失, 这表明在浪涌电流应力过程中, 器件的栅极金属层发生严重的金属电迁移现象[35–37].

      • 4.2.   浪涌应力下器件体内电场分布及失效机理分析

    • 为深入揭示该类失效模式的物理本质, 本文基于Sentaurus TCAD平台建立了经过严格校准的器件仿真物理模型. 仿真结构的关键几何参数直接提取自实际器件的截面SEM与TEM图像, 这些参数被总结在表1中. 在物理机制方面, 模型集成了费米-狄拉克统计、热电子发射、非局域隧穿及SRH复合等关键模型, 并采用不完全电离模型以精确描述p-GaN层的高浓度Mg掺杂(1.5× 1019 cm–3)[38,39]. 此外, 模型在GaN Buffer层中引入了能级为EV+0.9 eV、浓度为3×1016 cm–3的受主型陷阱来模拟碳掺杂效应[13,40]. 在边界条件与求解设置上, 仿真定义了4.5 eV的栅极功函数来实现栅极肖特基接触, 选用衬底作为散热极, 并针对异质结与高场区实施了最小步长为0.2 nm的多尺度网格细化策略, 以在确保收敛性的同时提高仿真精度. 基于常温下的转移特性与输出特性实验曲线校准(如图2所示), 该模型在阈值电压(VTH)与导通电阻(RON)上的拟合偏差均控制在2.5%以内, 确保了仿真分析结果的可靠性.

      在此基础上, 对器件在浪涌电流应力下的电场分布进行了仿真分析. 根据浪涌测试结果可知, 器件发生失效时, 源极/栅极(两者在测试中短接)与漏极之间的电压VSD/VGD显著升高. 在仿真中设置VSD = VGD = 31 V, 该电压对应于器件在10 ms浪涌电流应力下的实际失效点. 如图12(a)和图12(b)所示, 仿真结果表明, 浪涌电流应力下的高电场主要集中在栅极区域, 且最高电场位于栅极金属/p-GaN界面处. 沿该界面X切线处提取的横向电场分布如图12(c)所示, 其峰值电场Epeak高达3.09 MV/cm, 接近GaN材料的临界击穿场强, 表明该区域是浪涌电流应力下最易发生电击穿的薄弱点.

      进一步结合器件栅极等效模型进行分析, 如图1(b)所示, 当栅极正向偏压较高时, SBD处于反向耗尽状态. 随着Ipeak的增加, 由于第三象限测试条件下VSD = VGD, 栅极电压会进一步升高, 从而导致SBD的耗尽区逐渐加深. 图13(a)和图13(b)分别为器件在Ipeak = 17.3 A, VSD = VGD = 31 V 条件下的导带和价带仿真结果, 其整体能带分布如图13(c)所示. 与初始态VSD = 0 V相比, p-GaN层能带明显弯曲, SBD耗尽区显著扩展. 当SBD耗尽程度超过临界阈值时, 栅极金属/p-GaN接触处(即SBD区域)首先发生局部击穿, 随后高电压直接施加于P-i-N二极管促使其完全导通, 引发栅极电流的急剧上升. 这一仿真结果与图7(a)的实验观测结果高度符合: 随着浪涌电流峰值的增加, 器件的栅极漏电流呈现出明显的渐进式上升趋势. 这一现象有力地证明了有效肖特基势垒高度(ΦB)正在随应力累积而逐渐降低, 即肖特基接触在不断发生退化, 导致栅极阻挡漏电的能力减弱. 值得注意的是, 器件在失效后的栅极漏电流急剧增大至mA量级, 且曲线表现为类二极管特性, 这表明此时肖特基接触已严重退化甚至击穿. 这与前述仿真中展示的SBD在高栅极电压下不断耗尽、能带不断弯曲直至SBD击穿的过程高度一致.

      SBD击穿引发的剧烈栅电流增加是导致后续严重金属电迁移效应的直接驱动力. 为定量地验证这一点, 本文基于器件实际栅极几何参数(136根栅极指条、1.49 μm栅长、132.7 nm栅金属厚度), 精确计算了浪涌峰值时刻流经栅金属的瞬态电流密度. 计算结果表明, 栅极金属总有效横截面积(Across)为2.69×10–7 cm2; 在17.3 A失效浪涌电流峰值下(对应10 ms脉宽), 栅金属处电流密度高达6.43×107 A/cm2. 该数值超出铝金属经典电迁移阈值(约106 A/cm2)近2个数量级[35,41,42]. 为深入阐明超高电流密度导致金属空洞形成的物理机制, 本文引入Black金属电迁移理论模型进行分析[35]: 金属空洞的形成本质上是电子风驱动下的金属原子质量输运(mass transport)过程, 其输运速率与电流密度的平方及温度均呈正相关关系,

      由此可知, 金属原子的质量输运速率受电流密度(J)与温度(T)的协同控制. 具体而言, Ipeak的增加直接增强了质量输运速率(Ipeak$\propto $J), 而Wsurge的延长则通过增加浪涌能量积累显著提升了结温(Esurge,max$\propto $T), 进而通过指数项$\exp \left(-{\phi }/({{k}_{\text{B}}T}) \right)$指数级加速原子扩散. 因此, 在高栅极电流密度与强电场的协同作用下, 铝金属原子沿电流方向发生剧烈迁移, 最终形成显著的空洞结构. 该失效机理与实验中通过FIB-SEM及TEM/EDS分析观测到的栅极金属空洞特征高度吻合, 充分验证了仿真结果及失效分析的合理性与可靠性.

    5.   结　论

    • 本文针对商用650 V/11.5 A肖特基型p-GaN栅极GaN HEMTs器件, 系统研究了其在第三象限工作条件下的浪涌电流特性, 重点分析了浪涌电流脉宽变化对器件浪涌电流耐受能力以及电学特性的影响规律, 并全面剖析了器件在浪涌电流应力下的失效机理. 研究结果表明, 随着浪涌电流脉宽的减小, 器件可承受的峰值浪涌电流显著提高(最高提升约18.3%), 且由自热效应引起的迟滞现象明显减弱. 电学特性表征进一步显示, 较短脉宽的浪涌电流应力导致的栅极损伤更小、栅极漏电特性退化程度更轻. 通过去封装、OBIRCH, FIB, TEM与EDS等多维失效分析手段, 并结合TCAD电场与能带分布仿真, 系统揭示了器件在浪涌电流应力下的金属电迁移现象及失效机理. 为提升器件在浪涌工况下的可靠性, 可以优化栅极金属堆叠结构以增强肖特基接触对高电压应力的耐受度, 同时采用高导热封装以抑制严重自热效应诱发的失效. 本研究首次对不同脉宽浪涌电流应力下的肖特基型p-GaN栅极GaN HEMTs的第三象限可靠性进行了系统性实验与机理探讨, 为该类型GaN器件在多样化应用场景中的可靠性评估与设计优化提供了重要参考价值.

    参考文献 (42)

目录

/

返回文章
返回