高级搜索

电压应力下超薄栅氧化层 n-MOSFET的击穿特性

,  ,  ,  , 

downloadPDF

上一篇

下一篇

马晓华, 郝跃, 陈海峰, 曹艳荣, 周鹏举. 2006: 电压应力下超薄栅氧化层 n-MOSFET的击穿特性, 物理学报, 55(11): 6118-6122. doi: 10.3321/j.issn:1000-3290.2006.11.091
引用本文: 马晓华, 郝跃, 陈海峰, 曹艳荣, 周鹏举. 2006: 电压应力下超薄栅氧化层 n-MOSFET的击穿特性, 物理学报, 55(11): 6118-6122. doi: 10.3321/j.issn:1000-3290.2006.11.091
shu
Ma Xiao-Hua, Hao Yue, Chen Hai-Feng, Cao Yan-Rong, Zhou Peng-Ju. 2006: The breakdown characteristics of ultra-thin gate oxide n-MOSFET under voltage stress, Acta Physica Sinica, 55(11): 6118-6122. doi: 10.3321/j.issn:1000-3290.2006.11.091
Citation: Ma Xiao-Hua, Hao Yue, Chen Hai-Feng, Cao Yan-Rong, Zhou Peng-Ju. 2006: The breakdown characteristics of ultra-thin gate oxide n-MOSFET under voltage stress, Acta Physica Sinica, 55(11): 6118-6122. doi: 10.3321/j.issn:1000-3290.2006.11.091
shu

电压应力下超薄栅氧化层 n-MOSFET的击穿特性

  • 西安电子科技大学微电子研究所,宽禁带半导体材料与器件教育部重点实验室,西安,710071

The breakdown characteristics of ultra-thin gate oxide n-MOSFET under voltage stress

  • 摘要: 研究了90nm工艺下栅氧化层厚度为1.4nm的n-MOSFET的击穿特性,包括V-ramp(斜坡电压)应力下器件栅电流模型和CVS(恒定电压应力)下的TDDB(经时击穿)特性,分析了电压应力下器件的失效和退化机理.发现器件的栅电流不是由单一的隧穿引起,同时还有电子的翻越和渗透.在电压应力下,SiO2中形成的缺陷不仅降低了SiO2的势垒高度,而且等效减小了SiO2的厚度(势垒宽度).另外,每一个缺陷都会形成一个导电通道,这些导电通道的形成增大了栅电流,导致器件性能的退化,同时栅击穿时间变长.
  • 加载中
  • 加载中
计量
  • 文章访问数:  900
  • HTML全文浏览数:  344
  • PDF下载数:  104
  • 施引文献:  0
出版历程

电压应力下超薄栅氧化层 n-MOSFET的击穿特性

  • 西安电子科技大学微电子研究所,宽禁带半导体材料与器件教育部重点实验室,西安,710071

摘要: 研究了90nm工艺下栅氧化层厚度为1.4nm的n-MOSFET的击穿特性,包括V-ramp(斜坡电压)应力下器件栅电流模型和CVS(恒定电压应力)下的TDDB(经时击穿)特性,分析了电压应力下器件的失效和退化机理.发现器件的栅电流不是由单一的隧穿引起,同时还有电子的翻越和渗透.在电压应力下,SiO2中形成的缺陷不仅降低了SiO2的势垒高度,而且等效减小了SiO2的厚度(势垒宽度).另外,每一个缺陷都会形成一个导电通道,这些导电通道的形成增大了栅电流,导致器件性能的退化,同时栅击穿时间变长.

English Abstract

    全文HTML

参考文献 (0)

目录

/

返回文章
返回