高级搜索

高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响

,  ,  ,  , 

downloadPDF

上一篇

下一篇

栾苏珍, 刘红侠, 贾仁需, 蔡乃琼, 王瑾. 2008: 高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响, 物理学报, 57(7): 4476-4481.
引用本文: 栾苏珍, 刘红侠, 贾仁需, 蔡乃琼, 王瑾. 2008: 高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响, 物理学报, 57(7): 4476-4481.
shu
2008: The impact of high-k dielectrics on the performance of Schottky barrier source/drain (SBSD) ultra-thin body (UTB) SOI MOSFET, Acta Physica Sinica, 57(7): 4476-4481.
Citation: 2008: The impact of high-k dielectrics on the performance of Schottky barrier source/drain (SBSD) ultra-thin body (UTB) SOI MOSFET, Acta Physica Sinica, 57(7): 4476-4481.
shu

高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响

  • 西安电子科技大学微电子学院,宽禁带半导体材料与器件教育部重点实验室,西安,710071

The impact of high-k dielectrics on the performance of Schottky barrier source/drain (SBSD) ultra-thin body (UTB) SOI MOSFET

  • 摘要: 研究了高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响.随着栅介质介电常数增大,肖特基源漏(SBSD)SOI MOSFET的开态电流减小,这表明边缘感应势垒降低效应(FIBL)并不是对势垒产生影响的主要机理.源端附近边缘感应势垒屏蔽效应(FIBS)是SBSD SOI MOSFET开态电流减小的主要原因.同时还发现,源漏与栅是否对准,高k栅介质对器件性能的影响也小相同.如果源漏与栅交叠,高k栅介质与硅衬底之间加入过渡层可以有效地抑制FIBS效应.如果源漏偏离栅,采用高k侧墙并结合堆叠栅结构,可以提高驱动电流.分析结果表明,来自栅极的电力线在介电常数不同的材料界面发生两次折射.根据结构参数的不同可以调节电力线的疏密,从而达到改变势垒高度,调节驱动电流的目的.
  • 加载中
  • 加载中
计量
  • 文章访问数:  509
  • HTML全文浏览数:  81
  • PDF下载数:  110
  • 施引文献:  0
出版历程
  • 刊出日期:  2008-07-30

高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响

  • 西安电子科技大学微电子学院,宽禁带半导体材料与器件教育部重点实验室,西安,710071

摘要: 研究了高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响.随着栅介质介电常数增大,肖特基源漏(SBSD)SOI MOSFET的开态电流减小,这表明边缘感应势垒降低效应(FIBL)并不是对势垒产生影响的主要机理.源端附近边缘感应势垒屏蔽效应(FIBS)是SBSD SOI MOSFET开态电流减小的主要原因.同时还发现,源漏与栅是否对准,高k栅介质对器件性能的影响也小相同.如果源漏与栅交叠,高k栅介质与硅衬底之间加入过渡层可以有效地抑制FIBS效应.如果源漏偏离栅,采用高k侧墙并结合堆叠栅结构,可以提高驱动电流.分析结果表明,来自栅极的电力线在介电常数不同的材料界面发生两次折射.根据结构参数的不同可以调节电力线的疏密,从而达到改变势垒高度,调节驱动电流的目的.

English Abstract

    全文HTML

参考文献 (0)

目录

/

返回文章
返回