高级搜索

控制氧化层对双势垒纳米硅浮栅存储结构性能的影响

,  ,  ,  ,  ,  ,  ,  , 

downloadPDF

上一篇

下一篇

丁宏林, 刘奎, 王祥, 方忠慧, 黄健, 余林蔚, 李伟, 黄信凡, 陈坤基. 2008: 控制氧化层对双势垒纳米硅浮栅存储结构性能的影响, 物理学报, 57(7): 4482-4486.
引用本文: 丁宏林, 刘奎, 王祥, 方忠慧, 黄健, 余林蔚, 李伟, 黄信凡, 陈坤基. 2008: 控制氧化层对双势垒纳米硅浮栅存储结构性能的影响, 物理学报, 57(7): 4482-4486.
shu
2008: Effect of control oxide on the performance of nanocrystalline silicon based double-barrier floating gate memory structure, Acta Physica Sinica, 57(7): 4482-4486.
Citation: 2008: Effect of control oxide on the performance of nanocrystalline silicon based double-barrier floating gate memory structure, Acta Physica Sinica, 57(7): 4482-4486.
shu

控制氧化层对双势垒纳米硅浮栅存储结构性能的影响

  • 南京大学物理系,固体微结构国家重点实验室,南京,210093

Effect of control oxide on the performance of nanocrystalline silicon based double-barrier floating gate memory structure

  • 摘要: 在等离子体增强化学气相沉积(PECVD)系统中,利用逐层淀积非品硅(a-Si)和等离子体氧化相结合的方法制备二氧化硅(SiO2)介质层.电容电压(C-V)和电导电压(G-V)测量结果表明:利用该方法在低温(250℃)条件下制备的SiO2介质层均匀致密,其固定氧化物电荷和界面态密度分别为9×1011cm-2和2×1011cm-2·eV-1,击穿场强达4.6MV/cm,与热氧化形成的SiO2介质层的性质相当.将该SiO2介质层作为控制氧化层应用在双势垒纳米硅(nc-Si)浮栅存储结构中,通过调节控制氧化层的厚度,有效阻止栅电极与nc-Si之间的电荷交换,延长存储时间,使存储性能得到明显改善.
  • 加载中
  • 加载中
计量
  • 文章访问数:  361
  • HTML全文浏览数:  43
  • PDF下载数:  28
  • 施引文献:  0
出版历程
  • 刊出日期:  2008-07-30

控制氧化层对双势垒纳米硅浮栅存储结构性能的影响

  • 南京大学物理系,固体微结构国家重点实验室,南京,210093

摘要: 在等离子体增强化学气相沉积(PECVD)系统中,利用逐层淀积非品硅(a-Si)和等离子体氧化相结合的方法制备二氧化硅(SiO2)介质层.电容电压(C-V)和电导电压(G-V)测量结果表明:利用该方法在低温(250℃)条件下制备的SiO2介质层均匀致密,其固定氧化物电荷和界面态密度分别为9×1011cm-2和2×1011cm-2·eV-1,击穿场强达4.6MV/cm,与热氧化形成的SiO2介质层的性质相当.将该SiO2介质层作为控制氧化层应用在双势垒纳米硅(nc-Si)浮栅存储结构中,通过调节控制氧化层的厚度,有效阻止栅电极与nc-Si之间的电荷交换,延长存储时间,使存储性能得到明显改善.

English Abstract

    全文HTML

参考文献 (0)

目录

/

返回文章
返回